Requested Patent

JP4056262

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Abstracted Patent

JP4056262

Publication Date:

1992-02-24

inventor(s):

SANAI SUSUMU

Applicant(s):

MATSUSHITA ELECTRON CORP

Application Number:

JP19900167207 19900625

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L27/00

Equivalents:

ABSTRACT:

PURPOSE:To enable a semiconductor integrated circuit device to be miniaturized and improved in electrical properties by a method wherein two or more semiconductor chips are stacked up on a board.

CONSTITUTION: Semiconductor chips 1, 2, and 3 are stacked up on a thin Au film 10 on a board 4 and bonded, and the chips 1, 2, and 3 are connected to a wiring 6 provided onto the board 4 with bonding wires, and the chips are coated hard with resin 7 except a bonding part on the board. Then, the chip 2 is bonded with an adhesive agent 8, the chip 2 is connected to the wiring 6 provided onto the board 4 through bonding, and a process the same as above is repeated, whereby the chip 3 is connected to the wiring 6 on the board 4. Lastly, the whole body is covered with a resin 9.

の特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 平4-56262

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月24日

H 01 L 25/065 25/07

25/18 27/00

301 C 7514-4M

7638-4M H 01 L 25/08

審査請求 未請求 請求項の数 4 (全2頁)

半導体集積回路装置 60発明の名称

②特 頭 平2-167207

類 平2(1990)6月25日 20年

@発 明 者 進 大阪府門真市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社 勿出 願 人 大阪府門真市大字門真1006番地

70代 理 人 弁理士 小鍜冶 明 外2名

1、発明の名称

半等体条卷函数装置

- 2、特許請求の範囲
  - ① 半導体のチップを2つ以上着み重ねた多層機 進を特徴とする半年体集機器路袋屋。
  - ② 差板上に、半等体のチップ。樹脂の間に種類 したことを特徴とする苗求項(1)記載の半導体集 我回路装置。
  - ② 姜板上に、半導体のチップを接着し、前記 チップと基板をポンディングした後に、表面に ハードコート処理を基板上のポンディング部分 を除いて差し、この処理の後に、半導体チップ を前記チップ上に接着し、ポンディングを2番 目のチップと基板間で行い、さらに表面をハー ドコート処理し、チップを接着するという方法 で半年体チップを2つ以上管層した構造を特徴 とする請求項囚記載の半導体集額回路装置。
- (d) 半導体チップ上にハードコート処理をした 後、この表面上に金属の寒酸を致けた構造であ

る請求項目記載の半導体集務問題發置。

3、発明の詳細な説明

産業上の利用分野

本発明は半年体集徴回路設置、特にその3次元 の構造に関するものである。

従来の技術

半導体集體回路は遺常、 並被上に 1 個叉は数 個、半年体チップを配置する2次元構造である。

発明が解決しようとする課題

従来の2次元構造の集積回路装置では、半導体 を多数用いると、機器が大きくなる問題がある。 また半等体と半等体を結ぶ配線の長さによる負荷 等で、最毎のスピードが遅くなる問題があった。

本発明は、半導体集被図路装置を用いた装置の 小型化と装置の電気的特性の向上を目的とする。

異程を解決するための手段

半導体のチップを基板上に2つ以上被み重ねた 構造にし、基板と1番目のチップとポンディング し、さらに2番目、3番目、n番目のチップと基 板をポンディングすることにより構成される3次 元の半導体集種回路装置である。

作用

多層構造の集積回路装置にすることにより、面積あたりの集積度が向上し、またチップ間の配線 長が従来より短くなるため、電気特性を向上させることができる。

## 实监例

 は金(Au)の額を示し、これは、Auのほか、 他の会属等電源度であってもよい。

第2個は半導体集階回路の基板を電板電圧又は アースに接続した実施例である。半導体チップ1 は前記の方法と同様にして、基板4上の配額6に 接続される。制度7でハードコートした後に、 様はアコートした後に、 単位の金属による導電庫額11を設け、半 導体チップ2をこの額上に接着した後に、配額6 と導電滞額11とをボンディングする。他の工程 は前記の実施例と同様である。導電屏額11を設けることにより、チップ1と同様にチップの基板 を電線またはアースに接続することができる。

この方法を用いることにより、チップを2個以上復居することができる。

またチップ間の結算長が本発明では数mであるのに対し、通常のパッケージされた集積回路では数ex以上と長い。このため、従来と比較して回路の特性が向上した。

以上の実施例より、本発明の半導体集 回路装置は、半導体チップを整層することができ、高密

度化を図ることができる。

## 発明の効果

本発明によると、半導体業務回路装置の面積あたりの集積度が向上するため、機器の小型化が固れる。またチャブを模倣しているため、チャブ間の配線距離が短くなるため、機器の電気的スピードのアップを図ることができる。見かけ上、大チップ(30mu以上)を用いた集積回路装置とほぼ関じ効果がある。


## 4、図面の簡単な説明

第1回。第2回はそれぞれ本発明の各変能例半 単体集積価数値数の新面固である。

1 . 2 . 3 …… 半導体チップ、4 …… 高板、5 ……ボンディングワイヤ、6 …… 基板上の配線、 7 …… 樹脂、8 …… 検着柄、9 …… 樹脂、10 … … A u の膜、11 …… 非電産額。

代理人の氏名 弁理士 架野重孝 ほか1名

**\* !** 🗷



第 2 | 対

